PerfV + Litex，快速探索RISC-V SoC开发，跑个Linux
本帖最后由 塞巴斯蒂安 于 2022-9-30 23:51 编辑PerfV：澎峰科技推出的RISC-V FPGA开发平台。
LiteX：LiteX框架为创建FPGA核心/SoC、探索各种数字设计架构和创建基于FPGA的完整系统提供了方便高效的基础设施。该框架本身是用Python 3.6+编写的。LiteX的核心是一组“处理程序”，它们能够自动根据总线标准和宽度进行适配。这样，设计人员可以很容易地在Wishbone、AXI和CSR等总线互联标准下混合使用不同的控制器和外设。例如，只需几行代码就可以将一个额外的USB调试控制器连接到一个复杂的系统芯片中，而且整个总线仲裁和适配器的架构能够自行做出响应。https://github.com/enjoy-digital/litex
一、快速Build你的RISC-V SoC硬件工程
1. 你首先得有块FPGA板子
Perf-V FPGA开发平台
二、Perf-V FPGA平台：已经帮助数千爱好者进入RISC-V世界！
2. 使用LiteX在Perf-V FPGA平台构建你的RISC-V SoC，链接如下：
https://www.rvboards.org/mkdocs/zh/Perf-V运行litex%2BLinux/
3. 将生成的bitstream下载到Perf V1板卡，上电启动！
三、软件工程走起：上个bootload，飞个Linux+busybox
见文中教程！上电启动～
[*]看看Linux版本
[*]busybox go~
下载链接：
链接: https://pan.baidu.com/s/1oJSzivsvPPANvwUODU74DQ 提取码: e3gs 复制这段内容后打开百度网盘手机App，操作更方便哦
完
页:
[1]