大陆首家专业 RISC-V 公司，芯来科技与劳特巴赫“用芯”合作
近日，芯来科技与劳特巴赫两家公司宣布达成合作伙伴关系。劳特巴赫宣布已对集成芯来科技 RISC-V 指令架构处理器的片上系统（SoC）中，提供劳特巴赫的 TRACE32 调试器的支持。据芯来科技官网消息，劳特巴赫对芯来科技 RISC-V 处理器的全面支持，意味着 RISC-V 生态的进一步增强，用户可以使用传统四线 JTAG 接口或标准两线接口，配合 PowerDebug Pro 调试器以及上层 TRACE32 调试软件，进行便捷的调试。特别是对标准两线调试接口的支持，对系统集成商而言可节省用于调试的引脚，提供更高的 I/O 密度。
此外，劳特巴赫 TRACE32 除了支持芯来科技处理器标准的 RISC-V 指令集架构外，也计划全面支持芯来针对 RISC-V 指令集扩展能力而设计的 NICE 扩展方案。
https://upload.semidata.info/new.eefocus.com/article/image/2020/01/03/5e0eaea211732-thumb.png图源：芯来科技官网
芯来科技创始人兼 CEO 胡振波表示，劳特巴赫的 TRACE32 调试器是被广泛使用的调试器之一，其支持包括 RISC-V 处理器在内的常用处理器平台的调试和追踪。此次的双方合作，使得使用芯来科技处理器核心的系统集成商或终端开发者均可受益于 TRACE32 提供的高度便捷的调试环境，令开发更有效率，量产更有优势。
据了解，RISC-V 是一种开源的指令集架构，它不是一款 CPU 产品。一个 CPU 支持的指令和指令的字节级编码，就是 CPU 的指令集(ISA)。ISA 在 CPU 软件和 CPU 硬件设计者之间，提供了一个抽象层(接口)。
不同的 CPU 家族，例如 Intel X86、IBM/Freescale PowerPC 和 ARM，都有不同的 ISA。RISC-V 是其中唯一的开源 ISA，它起源于加州伯克利大学，采用开源 BSD license，任何企业、大学和个人都可以遵循 RISC-V 架构设计 CPU，现在全球已有几十个开源版本 RISC-V CPU 核。
商业公司定制适合自己使用的 RISC-V 内核，比如西部数据的 SweRV(RISCV 32IMC Core)，还有一些商业 IP 公司开发 RISC-V CPU IP，比如名气最多的 SiFive 已经有 E 和 S 核 2、3、5、7 四大系列，覆盖 32 位—64 位嵌入式和高端应用处理器领域。
物联网和嵌入式将是 RISC-V 最先落地和最大的应用市场。因为生态的关系，相当一段时间内，RISC-V 将与 ARM 同行发展，即一个设计中，既能使用 ARM 也能使用 RISC-V，或者同一颗芯片里，可以同时有两种内核。
RISC-V 发展中要防范碎片化，联盟应加强引导，先是做标准化，共同做大 RISC-V 蛋糕，然后才是差异化。未来 RISC-V 生态环境要从围绕芯片设计转向开发者教育和实践阶段。
关于芯来科技：芯来科技（Nuclei System Technology）是中国大陆首家专业 RISC-V 处理器内核 IP 和解决方案公司。自研推出的 RISC-V 处理器 IP 已授权多家知名芯片公司进行量产，实测结果达到业界一流指标。芯来科技携手合作伙伴发布了全球首颗基于 RISC-V 内核的量产通用 MCU 产品，目前已经全面推向市场。
页:
[1]