如何看待兆易创新发布32位RISC-V 通用型MCU 并对标ARM CORTEX-M3?

皋陶

兆易创新GigaDevice日前宣布，在行业内率先将开源指令集架构RISC-V引入通用微控制器领域，正式推出全球首个基于RISC-V内核的GD32V系列32位通用MCU产品，提供从芯片到程序代码库、开发套件、设计方案等完整工具链支持并持续打造RISC-V开发生态。
《面向物联网市场，兆易创新推出基于RISC-V的量产通用MCU》

1.最大的意义在于“在新的赛道上领跑首发了”，过去一家国产MCU厂商如果做Cortex-M的MCU，那么，当产品上市的时候就已经落后了。因为国外厂商已经领跑了很多年。过去我们是蹭生态，现在，因为有了RISC-V这个新赛道，在MCU的这赛事上兆易创新GD32V产品一发布就已经领先领跑了，领跑者不好做，但是未来不可限量。

2.对于消费者来说，下游厂商多了一种选择。这种选择不论对谁都没坏处，如果下游厂商认为RISC-V的MCU成本更低、功耗更低、性能更好，那么就可能在新产品采用。反之如果用户觉得不好用，自然不会用。让市场决定让产品决定才是双赢，才是真正的向客户传递价值。

3.正如SMIC%20CEO在会上所说，兆易创新在创办之初就确立了两条明显的战略。一是贴身防守，二是做第二梯队里的第一名。现在看来，这两条战略执行的很好。GD能第一个推出真正意义上的（在淘宝可以随意买到的、足够廉价的）通用MCU，这也说明了这家公司有明确清晰的战略和很强的执行力，这是我所佩服的。

4.为了简化用户的进入门槛，兆易本质上只是只换了Core，而所有外设都和过去是一样的，软件移植的成本相对是较低的。

5.对于RISC-V生态系统里的每个玩家来说都有好处，就算是GD的竞争对手也一样，因为兆易下了这颗蛋（RV硬件），未来孵出来的鸡（基于RV的软件）会下更多蛋（新的RV硬件）。生态就是这样建设起来的。


总之我觉得，RISC-V好不好还要看疗效，摆脱传统的靠国家喂饭的思维，让市场说话才是硬道理！



一家之言，欢迎探讨。

20单纯从成本上考虑的话，我的理解是没啥优势。自从RISC V出江湖，ARM把M3到M0的授权费用全都下调很多了。M0现在基本免费，M3也接近免费？我没有具体数据，各位有可以补充一下。

对标ARM最大优势还是技术灵活度，就是相比ARM指令集，RISCV可以根据自己的需求做优化定制。但这是走定制来对抗泛制的路子。所以如果按照标题，打造一个新的通用型去对标旧的通用型，我个人是不看好的。

因为这是把双刃剑：要知道ARM在这个领域玩了这么多年，他的东西已经打磨得性能均衡了。那么你要打造自己的倚天剑，就得有两把刷子，要对自己需要解决的问题有独特的理解，要对技术上如何取舍有清晰的判断。否则弄了半天你也就搞出来个差不多的东西还不如老老实实用很成熟的M系列。

另一方面，如果说从"掌握核心科技”这个角度来看，这个工作业或者也有他的意义。MCU面对的行业应用十分广泛，如果在某个大的行业领域深耕（比如兆易创新的存储控制器）做一个性能精良的客制化平台，可能也是不错的方向。




先说结论吧，作为工程师从应用层面来说,这款芯片诚意十足，可以从其他CortexM3/M4平台很快切换过来。

从系统架构及存储器来看，和目前Cortex M3/M4架构的MCU类似，方便程序移植（下文系统架构及存储器功能划分详细说明），从外设来说，和目前GD32F103更是完全兼容（极大的方便硬件工程师），最重要的是某宝可以很便宜的买到sample（快速原型设计），开发环境来说，目前已有IAR，SEGGER等软件大厂开始对其支持了，期望生态越来越完善~

RISC-V处理器采用哈佛结构，可以使用相互独立的总线来读取指令和加载/存储数据。指令代码和数据都位于相同的存储器地址空间，但在不同的地址范围。程序存储器，数据存储器，寄存器和I/O端口都在同一个线性的4GB的地址空间之内。


注：
Cortex M3：采用了ARMv7架构的，使用哈佛结构的内核。
Cortex M4：采用了ARMv7架构的，使用哈佛结构的内核。（较前者最大区别，增加了一个DSP处理功能，SIMD单指令多数据功能。其他区别请自己在实际项目开发中验）。

RISC-V 处理器具有简单的动态分支预测、指令预取缓冲区和本地内存等多种高效微架构特点。它支持32个通用寄存器(GPRs)和用于性能/面积权衡的快速乘法器。

1.系统架构

2.存储器区域功能划分
在4GB的地址空间中，RSIC-V 已经粗线条的平均分成了8个块，每块512MB，每个块也都规定了用途，具体见下面表格。每个块的大小都有512MB，显然这是非常大的，芯片厂商根据不同设计需要，都是只用了其中的一部分。

在这8个 Block里面，有3个块非常重要，也是我们最关心的三个块。Boock0用来设计成内部FLASH，Block1用来设计成内部RAM，Block2用来设计成片上的外设，下面简单的介绍下这三个Block里面的具体区域的功能划分。

1）存储器Block0内部区域功能划分

2）储存器Block1内部区域功能划分

Block1用于设计片内的SRAM。GD32VF103内部SRAM的大小为32KB

3）储存器 Block 2 内部区域功能划分

Block2用于设计片内的外设，根据外设的总线速度不同，Block被分成了APB和AHB两部分.AHB挂载高速外设(最高可到108MHz)，APB挂载低速外设(APB1速度限制为54MHz，APB2可以全速运行最高可到108MHz)。

完


给大家补充一下从兆易创新公司角度的看法：

海外品牌认知度提升：

兆易创新算是第一家用 RISC-V 做 MCU 的，因此，品牌认知上对于海外学术界、发烧友有一定的先机，这款产品是兆易创新 MCU 从中国市场走向海外非常重要的一步。

国内 MCU 架构以 ARM 的 Cortex - M 为主，大多也是模仿海外成熟产品。兆易创新产品上比其他厂商早了近半年，海外学界和发烧友都比较感兴趣，对于MCU在海外品牌推广很有帮助。

兆易创新的存储器之前已经在海外布局了超过5年时间，从去年开始才有所突破，今年已经开始较大幅度增长了。MCU这块可能需要更长的时间。%

海外最终要的是把品牌价值做出来，做通用MCU，品牌知名度对用户是非常重要的。


终于有公司做出可以购买的芯片了。

RISC-V领域很热闹，但很多公司都只提供软核，或者卖IP cores。

另外，推荐David A. Patterson的名著，《计算机组成与设计：软硬件接口(RISC-V版)》，国内已经引进英文影印版了。